পিসিবি বোর্ড প্রযুক্তির পাঁচটি অজানা নীতি

পিসিবি বোর্ড প্রক্রিয়া নীতি:
1: মুদ্রিত তারের প্রস্থের নির্বাচনের ভিত্তি: মুদ্রিত তারের ন্যূনতম প্রস্থ তারের মধ্য দিয়ে প্রবাহিত কারেন্টের সাথে সম্পর্কিত: খুব ছোট লাইন প্রস্থ, নতুন মুদ্রিত তারের উচ্চ প্রতিরোধ, লাইনে বড় ভোল্টেজ ড্রপ, যা সার্কিটের কার্যকারিতাকে প্রভাবিত করে। প্রস্থ অত্যধিক প্রশস্ত, তারের ঘনত্ব বেশি নয়, বোর্ডের ক্ষেত্রফল বৃদ্ধি পেয়েছে, খরচ বৃদ্ধির পাশাপাশি, এটি ক্ষুদ্রকরণের জন্য উপযোগী নয়। যদি বর্তমান লোড 20A/বর্গ মিলিমিটার দ্বারা গণনা করা হয়, যখন তামার ফয়েলের পুরুত্ব আবৃত থাকে। 0.5MM এ, 1MM (প্রায় 40MIL) লাইনের প্রস্থের বর্তমান লোড হল 1A৷ অতএব, 1-2.54MM (40-100MIL) লাইনের প্রস্থ সাধারণ অ্যাপ্লিকেশন প্রয়োজনীয়তাগুলি পূরণ করতে পারে৷ উচ্চ-শক্তির সরঞ্জাম বোর্ডে গ্রাউন্ড ওয়্যার এবং পাওয়ার সাপ্লাই পাওয়ার সাইজ অনুযায়ী লাইনের প্রস্থ যথাযথভাবে বাড়াতে পারে। লো-পাওয়ার ডিজিটাল সার্কিটে, তারের ঘনত্ব উন্নত করার জন্য, ন্যূনতম লাইন প্রস্থ 0.254-1.27MM (10-15MIL) প্রয়োজনীয়তা পূরণ করতে পারে। একই সার্কিট বোর্ডে, গ্রাউন্ড তার সিগন্যাল লাইনের চেয়ে মোটা।
2: লাইন ব্যবধান: যখন 1.5MM (প্রায় 60MIL) ব্যবহার করা হয়, তখন তারের মধ্যে অন্তরণ প্রতিরোধ ক্ষমতা 20MO-এর চেয়ে বেশি হয় এবং তারের মধ্যে সর্বাধিক সহ্য ভোল্টেজ 300V এ পৌঁছাতে পারে। যখন লাইনের ব্যবধান 1MM (40MIL) হয়, তখন তারের মধ্যে সর্বাধিক প্রতিরোধী ভোল্টেজ 200V হয়। অতএব, মাঝারি-নিম্ন ভোল্টেজ সহ লো-ভোল্টেজ সার্কিট বোর্ডে (লাইন ভোল্টেজ 200V এর বেশি নয়), লাইনের ব্যবধান 1.0-1.5MM (40-60MIL) হওয়া উচিত। লো-ভোল্টেজ সার্কিটে, যেমন ডিজিটাল সার্কিট সিস্টেম, ব্রেকডাউন ভোল্টেজ বিবেচনা করা উচিত নয়, যতক্ষণ উৎপাদন প্রক্রিয়া অনুমতি দেয়, এটি ব্যবহার করা যেতে পারে। খুবই ছোট।
3: প্যাড: 1/8W প্রতিরোধের জন্য, প্যাড সীসার ব্যাস 28 MIL, যখন 1/2W এর জন্য, ব্যাস হল 32 MIL, সীসার গর্তটি খুব বড়, প্যাড তামার রিংয়ের প্রস্থ তুলনামূলকভাবে কমে গেছে, যা প্যাডের আনুগত্য হ্রাসের দিকে পরিচালিত করে। পড়া সহজ, সীসা গর্ত খুব ছোট, উপাদান ইনস্টলেশন কঠিন.
4: সার্কিট ফ্রেম আঁকুন: ফ্রেম লাইন এবং উপাদান পিন প্যাডের মধ্যে সর্বনিম্ন দূরত্ব 2MM এর কম হওয়া উচিত নয় (সাধারণত 5MM বেশি যুক্তিসঙ্গত), অন্যথায় এটি কাটা কঠিন।
5: উপাদান বিন্যাস নীতি:
একটি সাধারণ নীতি: PCB বোর্ডের ডিজাইনে, সার্কিট সিস্টেমে ডিজিটাল সার্কিট এবং অ্যানালগ সার্কিট উভয়ই থাকলে এবং উচ্চ কারেন্ট সার্কিট থাকলে, এটি অবশ্যই আলাদাভাবে সাজাতে হবে যাতে একই ধরনের সার্কিটে সিস্টেমগুলির মধ্যে সংযোগ কম করা যায় এবং উপাদানগুলিকে ব্লক এবং জোনে স্থাপন করা যেতে পারে সাইন-এর দিকনির্দেশ ও ফাংশন অনুযায়ী।
বি: ইনপুট সিগন্যাল প্রসেসিং ইউনিটে, আউটপুট সিগন্যাল ড্রাইভার সার্কিট বোর্ডের প্রান্তের কাছাকাছি হওয়া উচিত যাতে ইনপুট এবং আউটপুট সিগন্যাল লাইন যতটা সম্ভব ছোট হয় যাতে ইনপুট এবং আউটপুটের হস্তক্ষেপ কম হয়।
C: উপাদান স্থাপনের দিক: উপাদানগুলি শুধুমাত্র অনুভূমিকভাবে এবং উল্লম্বভাবে সাজানো যেতে পারে। অন্যথায়, প্লাগ-ইন অনুমোদিত নয়।
D: উপাদান ব্যবধান। মাঝারি ঘনত্বের প্লেটগুলির জন্য, ছোট উপাদানগুলির জন্য, যেমন ছোট শক্তি প্রতিরোধক, ক্যাপাসিটর, ডায়োড এবং অন্যান্য পৃথক উপাদানগুলির মধ্যে, একে অপরের মধ্যে ব্যবধান প্লাগ-ইন এবং ঢালাই প্রক্রিয়ার সাথে সম্পর্কিত। ওয়েভ সোল্ডারিং করার সময়, কম্পোনেন্ট স্পেসিং 50-100MIL (1.27-2.54MM) ম্যানুয়ালি নেওয়া যেতে পারে, যেমন 100MIL, ইন্টিগ্রেটেড সার্কিট চিপস, এবং কম্পোনেন্ট স্পেসিং সাধারণত 100-150MIL হয়।
ই: যখন উপাদানগুলির মধ্যে সম্ভাব্য পার্থক্য বড় হয়, তখন উপাদানগুলির মধ্যে ব্যবধানটি স্রাব প্রতিরোধ করার জন্য যথেষ্ট বড় হওয়া উচিত।
F: ডিজিটাল সার্কিটে, ডিজিটাল সার্কিট সিস্টেমের নির্ভরযোগ্যতা নিশ্চিত করার জন্য, প্রতিটি ডিজিটাল ইন্টিগ্রেটেড সার্কিট চিপের পাওয়ার সাপ্লাই এবং গ্রাউন্ডের মধ্যে IC ডিকপলিং ক্যাপাসিটর স্থাপন করা হয়। ডিকপলিং ক্যাপাসিটর সাধারণত 0.01-0.1UF এর ক্ষমতা সহ সিরামিক চিপ ক্যাপাসিটর গ্রহণ করে। ডিকপলিং ক্যাপাসিটরের ক্ষমতা নির্বাচন সাধারণত সিস্টেম অপারেটিং ফ্রিকোয়েন্সি F এর উপর নির্ভর করে। উপরন্তু, 10 UF-এর একটি ক্যাপাসিটর এবং 0.01 UF-এর একটি সিরামিক চিপ ক্যাপাসিটর সার্কিট পাওয়ার সাপ্লাইয়ের প্রবেশপথে পাওয়ার সাপ্লাই লাইন এবং গ্রাউন্ড লাইনের মধ্যে যোগ করা হয়।
G: ঘড়ি সার্কিটের সংযোগের দৈর্ঘ্য কমাতে ঘড়ির বর্তনী উপাদানগুলি MCU চিপগুলির ঘড়ির সংকেত পিনের যতটা সম্ভব কাছাকাছি হওয়া উচিত। আর নিচে না যাওয়াই ভালো।